test.nkc-wiki.de - Benutzerbeiträge [de]

Hauptseite

2025-01-23T22:36:58Z

Dementor:

Hauptseite

2025-01-23T22:35:59Z

Dementor:

Hauptseite

2024-12-19T08:11:33Z

Dementor: /* Speicher */

Datei:NKC-SRAM1M-neu v1.0.jpg

2024-12-19T08:09:23Z

Dementor:

Impressum

2023-06-13T13:11:48Z

Dementor: Die Seite wurde neu angelegt: „Impressum Angaben gemäß § 5 TMG Sven Rothe Fidicinstr. Gebäude 5 10965 Berlin Kontakt Telefon: +49 (0) 3054829374 E-Mail: rothesven at gmx.net Quelle: https://www.e-recht24.de/impressum-generator.html“

Impressum
Angaben gemäß § 5 TMG

Sven Rothe
Fidicinstr. Gebäude 5

10965 Berlin

Kontakt
Telefon: +49 (0) 3054829374

E-Mail: rothesven at gmx.net

Quelle:
https://www.e-recht24.de/impressum-generator.html

3D-Druck Gehäuse für das HxC 2001

2023-06-13T13:10:53Z

Dementor:

Datei:Gehäuse IMG 4740.JPG

2023-06-13T13:10:18Z

Dementor:

3D-Druck Gehäuse für das HxC 2001

2023-06-13T13:08:30Z

Dementor:

3D-Druck Gehäuse für das HxC 2001

2023-06-13T13:03:27Z

Dementor: Die Seite wurde neu angelegt: „Mein Freund hat mir vor Monaten mit seinem 3D-Drucker einTolles Gehäuse Gedruckt. Es ist für das HxC 2001 HxC-2001 Gehäuse HxC-2001 Gehäuse HxC-2001 Gehäuse HxC-2001 Gehäuse Datei:IMG 4739.JPG|…“

Einstieg

2023-06-13T13:00:13Z

Dementor: Die Seite wurde neu angelegt: „Ich hab mal das wiki etwas vorbereitet. Für jede Karte gibt es eine eigene Seite. Jetzt muss da nur noch Inhalt rein. Am besten wäre ein Template, wie eine solche Beschreibung auszusehen hat. Man kann Templates vorgeben, oder man kopiert das schnell aus einer Vorlagendatei (https://www.mediawiki.org/wiki/Help:Templates/de). Hilfe s. links oder bei https://www.mediawiki.org/wiki/Help:Contents/de neuen Eintrag anlegen: ins Suchfeld eingeben, dann auf de…“

Ich hab mal das wiki etwas vorbereitet. Für jede Karte gibt es eine eigene Seite. Jetzt muss da nur noch Inhalt rein. Am besten wäre ein Template, wie eine solche Beschreibung auszusehen hat. Man kann Templates vorgeben, oder man kopiert das schnell aus einer Vorlagendatei (https://www.mediawiki.org/wiki/Help:Templates/de).

Hilfe s. links oder bei https://www.mediawiki.org/wiki/Help:Contents/de

neuen Eintrag anlegen: ins Suchfeld eingeben, dann auf den roten Link in "Erstelle die Seite „Blabla“ in diesem Wiki" klicken.

MEM960k

2023-06-13T12:59:00Z

Dementor: Die Seite wurde neu angelegt: „ Ziel diese Projektes war es mit minimalem Bauteileaufwand mehr RAM für meinem 68k NKC realisieren. Ideen: - Adressdekodierung und Generierung von /CS und /CE übernimmt ein GAL - Stacking der RAM chips http://forum.6502.org/viewtopic.php?f=4&t=2322&start=30 - Durch eine kombinierte Buchsen/Steckerleiste verbraucht die Karte keinen Steckplatz auf dem BUS. Eine beliebige Karte kann auf der MEM960k stecken. - 1MB, mit der Mö…“

Ziel diese Projektes war es mit minimalem Bauteileaufwand mehr RAM für meinem 68k NKC realisieren.

Ideen:

- Adressdekodierung und Generierung von /CS und /CE übernimmt ein GAL

- Stacking der RAM chips [[http://forum.6502.org/viewtopic.php?f=4&t=2322&start=30]]

- Durch eine kombinierte Buchsen/Steckerleiste verbraucht die Karte keinen Steckplatz auf dem BUS. Eine beliebige Karte kann auf der MEM960k stecken.

- 1MB, mit der Möglichkeit über einen Jumper die unteren 64k ($0000 - $FFFF) auszublenden. Das ist praktisch um das Grundprogramm auf EPROMs auf einer ROA64 zu haben. 1MB-64k=960k, daher der Name.

[[Datei:SchaltplanMem960k.jpg|700px]]

== Testen ==

Getetset/entwickelt habe ich die Schaltung mit 'Tina' [[http://de.tina.com/student-version]]. Ohne Simulation wäre diese Projekt gescheitert. Als totaler Anfänger hat das Simulieren der Schaltung riesigen Spass gemacht - ein wunderbares Logikrätsel bis alles so funktionierte wie es soll.

Mit 'Tina' kann man interaktiv, mit einer Kaffetasse in der Hand, der Katze auf dem Schoss und Jazzmusik im Hintergrund an einem Sonntagnachmittag alles in Ruhe ausprobieren - bis es endlich klappt, oder die Frau einen Spaziergang machen will.

Die Schaltung in der Realität mit so vielen Gattern so aufzubauen führt zu einem 'TTL-Grab', es kann einiges vereinfacht werden, was zwar zu weniger Gattern führt, aber in der Regel lässt sich die Funktion von optimierten Schaltungen nicht mehr so einfach nachvollziehen. Die Optimierung überlasse ich daher lieber schlauen Algorithmen, im nächten Schritt:

Die Logikgatter wurden als GAL realisiert, dazu habe ich mir einen China-GAL-Brenner und ein Handvoll 16V8 GALs von eBay besorgt. Gebrannt wir ein JED file, das kann man zB mit WinCUPL [[https://www.microchip.com/design-centers/programmable-logic/spld-cpld/tools/software/wincupl]] erzeugen. Die Logikgatter vom Schaltplan in Equations umzusetzen bekommt man schnell hin. Hier das WinCUPL file aus dem ein JED file erzeugt wird:

/* *************** INPUT PINS *********************/ 
PIN 2 = MREQ; /* */ 
PIN 4 = A16; /* */ 
PIN 5 = A17; /* */ 
PIN 6 = A18; /* */ 
PIN 7 = A19; /* */ 
PIN 3 = BANKEN; 
PIN 11 = hide64kB; /*YES = 1 = lower 64kB OFF */ 
 
/* *************** OUTPUT PINS *********************/ 
PIN 19 = CSlow; /*Lower 512k */ 
PIN 18 = CSup; /*Upper 512k */ 
PIN 17 = CE; /*CE for 74LS245*/ 
 
/* *************** EQUATIONS *********************/ 
 
SEL = BANKEN & !MREQ; 
CS1 = !(SEL & A19); 
CS2 = !(SEL & (!A19 & ((A16 # A17 # A18 # A19) # !hide64kB))); 
CSlow = CS1; 
CSup = CS2; 
CE = CS1 & CS2; 
 
/* ****************** END ************************/ 

Das GAL habe ich dann erst mal auf Herz-und-Nieren getestet. Alles ok - und mein Hobby-Labor hat eine weitere Technologie erschlossen...GALs !! OMG, davon konnte ich 1983 nur träumen!

== Aufbau ==

Ich habe die Karte in WireWrap Technik aufgebaut, das geht super schnell (naja..), ist zuverlässig (NASA Apollo Steueungscomputer war in WireWrap), stinkt nicht und kann nach belieben verändert werden - ideal ! WireWrap[https://en.wikipedia.org/wiki/Wire_wrap] und [[Hackaday][https://hackaday.com/2014/12/18/wire-wrap-101/]]

Eine Besonderheit die den Aufbau erheblich vereinfacht: Die Reihenfolge der Adressleitungen zum RAM chip spielt keine Rolle, es muss also nicht BUS A5 an Chip A5 - man kann die Adressleitungen so verlegen wie es mechnaisch am günstigsten ist; dasselbe gilt für die Datenleitungen.

Beim GAL kann man die Pins frei konfigurieren sodass sich insgesamt eine sehr einfache Verkabelung ergibt. Falls man doch eine Platine wünscht, kommt man wahrscheinlich mit einem einseitigen Layout aus (ich werde das mal spasseshalber ausprobieren).

Das RAM-stacking ist natürlich eine wilde "Technologie", funktioniert aber wunderbar. Erster Testlauf war mit 512k dann einfach ein weiteres RAM aufgesteckt (noch nicht einmal gelötet), /CS verkabelt - und voilà -1MB!

== Stückliste: ==

1 x 74LS245

1 x GAL16V8

2 x 512kb SRAM zB.628512

[[Datei:Image1.JPG|300px]] [[Datei:Image2.JPG|300px]] [[Datei:Image3.JPG|300px]]
[[Datei:Image4.JPG|300px]] [[Datei:Image5.JPG|300px]] [[Datei:Image6.JPG|300px]]

== Erweiterung ==

16bit Version: zweiten '245 und zweiten Ramstack hinzu und über den BUS CPU Steckplatz die zusätzlichen Adressleitungen anzapfen. Die CPU steckt dann auf der MEM960k (die zu einer MEM1920k geworden ist).

Dies ist eine BUS-Steckplatz schonende Speicherlösung für 68000 und 68020.

== Sonstiges ==

- ist es ratsam die Adressleitungen zu puffern ?

- funktioniert die Karte in einem Z80 System ?

- noch nicht mit 68000 und 68020 getestet

68008

2023-06-13T12:58:13Z

Dementor: Die Seite wurde neu angelegt: „== 68008 - der kleine 68k == === simples Grundsystem: === * BUS2 oder BUS3 * CPU-68k8 * 2x ROA64 r3 * GDP64 * KEYr4 * UHR3 r4.1 ==== CPU 68k8 ==== * JP1: 5 * JP6: 5 * JP2: offen ==== ROA64 (1) ==== * 8x 27C64 o. 28C64 mit GP v7.10 (GP710508.ROM mit "ROM Splitter" in 8 Teil-Dateien zerlegt) * JMP1: 2764 * JMP2: A16-A19: zu * JMP3: 1-2 ==== ROA64 (2) ==== * 2...8x 6264 o.ä. (IC1 ...) * JMP1: 2764 * JMP2: A16: offen, A17-A19: zu * JMP3: 1-2“

== 68008 - der kleine 68k ==

=== simples Grundsystem: ===

* BUS2 oder BUS3
* CPU-68k8
* 2x ROA64 r3
* GDP64
* KEYr4
* UHR3 r4.1

==== CPU 68k8 ====

* JP1: 5
* JP6: 5
* JP2: offen

==== ROA64 (1) ====

* 8x 27C64 o. 28C64 mit GP v7.10 (GP710508.ROM mit "ROM Splitter" in 8 Teil-Dateien zerlegt)
* JMP1: 2764
* JMP2: A16-A19: zu
* JMP3: 1-2

==== ROA64 (2) ====

* 2...8x 6264 o.ä. (IC1 ...)
* JMP1: 2764
* JMP2: A16: offen, A17-A19: zu
* JMP3: 1-2

Z80 CP/M-System

2023-06-13T12:56:34Z

Dementor: Die Seite wurde neu angelegt: „ Notwendige Komponenten: BUS3 Stromversorgung +5V, +12V Z80CPU GDP64 KEY ROA64 mit 8x 8kB SRAM oder ROA/SRAM256 oder SRAM1M oder ähnliche BANKBOOT mit FLOMON EPROM FLO3 Diskettencontroller Diskettenlaufwerk oder GOTEK“

Notwendige Komponenten:

BUS3
Stromversorgung +5V, +12V
Z80CPU
GDP64
KEY
ROA64 mit 8x 8kB SRAM
oder ROA/SRAM256 oder SRAM1M oder ähnliche
BANKBOOT mit FLOMON EPROM
FLO3 Diskettencontroller
Diskettenlaufwerk oder GOTEK

Z80 Entwicklungssystem GP2019

2023-06-13T12:55:52Z

Dementor: Die Seite wurde neu angelegt: „= aktuellste Version = '''!! JETZT mit AC1-CPM64 !!''' Die aktuellsten Versionen findest Du hier: [ http://z80.entschweben.de] =Programmbeschreibung= Das GP2019 belegt den Speicherplatz 0000h bis 3FFFh und kann solo oder in Verbindung mit - '''BASIC''' für GP 3.1, oder - '''FLOMON4000''' (von Jens), oder - '''AC1-EDAS''' jeweils auf Adresse 4000..5FFFh eingesetzt werden. Es bietet umfangreiche Tools zum D…“

= aktuellste Version =

'''!! JETZT mit AC1-CPM64 !!'''
 
Die aktuellsten Versionen findest Du hier: [ http://z80.entschweben.de]
 
 
 
 

=Programmbeschreibung=

Das GP2019 belegt den Speicherplatz 0000h bis 3FFFh und kann solo oder in Verbindung mit 
- '''BASIC''' für GP 3.1, oder 
- '''FLOMON4000''' (von Jens), oder 
- '''AC1-EDAS''' 
jeweils auf Adresse 4000..5FFFh eingesetzt werden. 
Es bietet umfangreiche Tools zum Debugging und Testen. 
Zwischen 6000h und 7FFFh muss RAM vorhanden sein.
 
==Script==
Ausführliche Beschreibung zum Download: 
[[Medium:Grundprogramm 2019.pdf]] 
 

==Software==
Neue Version!
 
GP2019 als Komplettdatei (16kB)
[[Medium:GP-2019.46d.zip]] 
''(kann ab GP2018 in eine 64kB RAM-Bank geladen werden)'' 
 
GP2019 zum Brennen für zwei Eproms 
[[Medium:GP-2019.46d.A.zip]] 
[[Medium:GP-2019.46d.B.zip]] 

----------------------------------------------------------------
Alte Version
 
GP2019 als Komplettdatei (16kB)
[[Medium:GP2019 46 kpl.zip]] 
''(kann ab GP2018 in eine 64kB RAM-Bank geladen werden)'' 
 
GP2019 zum Brennen für zwei Eproms 
[[Medium:GP2019 46 0000..1FFF.bin.zip]] 
[[Medium:GP2019 46 2000..3FFF.bin.zip]] 

==Erweiterungs-/Anwendungssoftware==

===ICP - InCircuit-Programming===

Sofern das GP2019 auf den ersten beiden 8 kB-Steckplätzen in EEPROM's gespeichert ist, können diese mit dem Programm ICP direkt auf der BankBoot oder ROA64 ohne IC's zu "zupfen" neu programmiert werden. 
 
Diese Datei wird im GP2019 auf die Adresse F000h geladen.
Anschließend steht diese im Extended Menü zur Verfügung. 
'''ACHTUNG!''' Das Programm darf erst verlassen werden, wenn das Programmieren BEIDER EEPROM's des GP2019 erfolgreich war!

Programmdatei:
[[Medium:ICP.zip]] 
''die Dateierweiterung ".F00" zeigt an, dass die Datei auf Adresse F000h geladen werden muss!)''

Z80-Grundsystem

2023-06-13T12:54:49Z

Dementor: Die Seite wurde neu angelegt: „ Notwendige Komponenten: * BUS2 oder BUS3 * POV5W oder andere Stromversorgung +5V * Z80 CPU Vollausbau * GDP64 * KEYr4 * ROA64 mit 1x EPROM Grundprogramm, 4x 8kB SRAM + optional EPROM GOSI, BASIC, EZASS Mit dem Grundprogramm 2018 kann anstelle der ROA64 auch eine BANKBOOT mit GP2018 in Verbindung mit einer SRAM-Karte, z.B. SRAM1024 verwendet werden. Optionale Komponenten: * CAS oder CAS-Neo * IO-USB * SOUND3…“

Notwendige Komponenten:
* [[BUS2]] oder [[BUS3]]
* POV5W oder andere Stromversorgung +5V
* [[Z80 CPU Vollausbau]]
* [[GDP64]]
* [[KEYr4]]
* [[ROA64]] mit 1x EPROM Grundprogramm, 4x 8kB SRAM + optional EPROM GOSI, BASIC, EZASS

Mit dem Grundprogramm 2018 kann anstelle der [[ROA64]] auch eine [[BANKBOOT]] mit GP2018 in Verbindung mit einer SRAM-Karte, z.B. [[SRAM1024]] verwendet werden.

Optionale Komponenten:
* CAS oder [[CAS-Neo]]
* [[IO-USB]]
* [[SOUND3]]
* [[IOE-enh]]
* [[SER]]

==Beispiele==

===mit ROA64===

{| class="wikitable"
|-
! style="width:12em"|
! style="width:8em"|IC1 0000H
! style="width:8em"|IC2 2000H
! style="width:8em"|IC3 4000H
! style="width:8em"|IC4 6000H
! style="width:8em"|IC5 8000H
! style="width:8em"|IC6 A000H
! style="width:8em"|IC7 C000H
! style="width:8em"|IC8 E000H
|-
|Grundprogramm v3.1
| style="text-align:center"|(E)EPROM 1 EGRUND31
| style="text-align:center"|(E)EPROM 2 EGOSI
| style="text-align:center"|(E)EPROM 3 EBASIC
| style="text-align:center"|(E)EPROM 4 EZASS31
| style="text-align:center"|sRAM (8kB)
|
|
|
|}

alle (E)EPROMs und RAMs haben eine Größe von 8 kByte

* EGOSI, EBASIC und EZASS31 sind optional
* IC6..8 kann ebenfalls mit sRAM bestückt werden

===mit BANKBOOT2 und SRAM1024===

{| class="wikitable"
|-
! style="width:12em"|
! style="width:8em"|IC1 0000H
! style="width:8em"|IC2 2000H
! style="width:8em"|IC3 4000H
! style="width:8em"|IC4 6000H
|-
|Grundprogramm 2018 v4
| style="text-align:center"|(E)EPROM 1
| style="text-align:center"|(E)EPROM 2
|
| style="text-align:center"|sRAM
|}

alle (E)EPROMs und RAMs haben eine Größe von 8 kByte

* Auf der [[SRAM1024]] ist JMP1 auf 1-2 zu jumpern.

I/O-Adressen

2023-06-13T12:54:12Z

Dementor: Die Seite wurde neu angelegt: „ (in Arbeit) {| class="wikitable" style="text-align: center;" |- !style="width:3em"| !style="width:4em"|0 !style="width:4em"|1 !style="width:4em"|2 !style="width:4em"|3 !style="width:4em"|4 !style="width:4em"|5 !style="width:4em"|6 !style="width:4em"|7 !style="width:4em"|8 !style="width:4em"|9 !style="width:4em"|A !style="width:4em"|B !style="width:4em"|C !style="width:4em"|D !style="width:4em"|E !style="width:4em"|F |- |rowspan="2"|0x |colspan="4" style…“

(in Arbeit)

{| class="wikitable" style="text-align: center;"
|-
!style="width:3em"|
!style="width:4em"|0
!style="width:4em"|1
!style="width:4em"|2
!style="width:4em"|3
!style="width:4em"|4
!style="width:4em"|5
!style="width:4em"|6
!style="width:4em"|7
!style="width:4em"|8
!style="width:4em"|9
!style="width:4em"|A
!style="width:4em"|B
!style="width:4em"|C
!style="width:4em"|D
!style="width:4em"|E
!style="width:4em"|F
|-
|rowspan="2"|0x
|colspan="4" style="color:green; background-color:#ffffcc;"|HEXIO
|colspan="4" style="color:green; background-color:#ffffcc;"|SCSI (alt)
|
|
|
|
|
|
|
|
|-
|colspan="2" style="color:green; background-color:#ffffcc;"|GDP64HS-FPGA SPI
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|-
|1x
|
|
|
|
|
|colspan="10" style="color:green; background-color:#ffffcc;"|GIDE
|-
|2x
|colspan="2" style="color:green; background-color:#ffffcc;"|SDIO
|
|
|colspan="4" style="color:green; background-color:#ffffcc;"|SCSI
|
|
|
|
|colspan="4" style="color:green; background-color:#ffffcc;"|RAMD
|-
|3x
|colspan="16" style="color:green; background-color:#ffffcc;"|(experimentell)
|-
|4x
|colspan="2" style="color:green; background-color:#ffffcc;"|IOE-USB *1)
|
|
|
|
|
|
|colspan="2" style="color:green; background-color:#ffffcc;"|CENT
|
|
|
|
|
|
|-
|5x
|colspan="2" style="color:green; background-color:#ffffcc;"|SOUND(3) / GDP64HS-FPGA
|colspan="2" style="color:green; background-color:#ffffcc;"|I2C-Tuner
|colspan="4" style="color:green; background-color:#ffffcc;"|MC-IDE
|
|
|
|
|
|
|
|
|-
|6x
|style="color:green; background-color:#ffffcc;"|GDP/P / GDP64HS-FPGA
|style="color:green; background-color:#ffffcc;"|GDP64HS- FPGA
|
|
|
|
|
|
|colspan="2" style="color:green; background-color:#ffffcc;"|[[KEYr4#I/O-Adressen|KEY(r4)]] / KEY4 / GDP64HS-FPGA
|
|
|
|
|
|
|-
|7x
|colspan="16" style="color:green; background-color:#ffffcc;"|[[GDP64#I/O-Adressen|GDP64]] / GDP64HS-FPGA
|-
|rowspan="2"|8x
|colspan="3" style="color:green; background-color:#ffffcc;"|Promer1
|
|
|
|
|
|colspan="4" style="color:green; background-color:#ffffcc;"|HARDC
|
|
|
|
|-
|colspan="8" style="color:green; background-color:#ffffcc;"|Promer2
|colspan="8" style="color:green; background-color:#ffffcc;"|HARDM / KEY4 / GDP64HS-FPGA
|-
|9x
|colspan="16" style="color:green; background-color:#ffffcc;"|SER2
|-
|Ax
|colspan="2" style="color:green; background-color:#ffffcc;"|GDP64HS-FPGA Color
|colspan="2" style="color:green; background-color:#ffffcc;"|FARBT
|colspan="3" style="color:green; background-color:#ffffcc;"|GDP64HS-FPGA CLUT
|style="color:green; background-color:#ffffcc;"|[[NKC-BWS#I/O-Adressen|NKC-BWS]]
|colspan="2" style="color:green; background-color:#ffffcc;"|ACRTC
|colspan="2" style="color:green; background-color:#ffffcc;"|[[LCD#I/O-Adressen|LCD]]
|
|
|
|
|-
|Bx
|colspan="16" style="color:green; background-color:#ffffcc;"|[[IO-CSP#I/O-Adressen|IO-CSP]]
|-
|Cx
|colspan="8" style="color:green; background-color:#ffffcc;"|FLO2 / FLO3
|style="color:green; background-color:#ffffcc;"|BANKSEL BANKBOOT BOOTRAM68K
|style="color:green; background-color:#ffffcc;"|RELAIS
|colspan="2" style="color:green; background-color:#ffffcc;"|CAS / CAS-neo
|colspan="4" style="color:green; background-color:#ffffcc;"|<s>SASI</s> COL256
|-
|Dx
|colspan="8" style="color:green; background-color:#ffffcc;"|AD/DA
|colspan="8" style="color:green; background-color:#ffffcc;"|Speech
|-
|Ex
|colspan="16" style="color:green; background-color:#ffffcc;"|AD8x16
|-
|Fx
|colspan="4" style="color:green; background-color:#ffffcc;"|SER / GDP64HS-FPGA
|colspan="3" style="color:green; background-color:#ffffcc;"|GDP64HS-FPGA Timer
|
|colspan="2" style="color:green; background-color:#ffffcc;"|D/A
|colspan="2" style="color:green; background-color:#ffffcc;"|[[UHR3#I/O-Adressen|UHR3]]
|colspan="2" style="color:green; background-color:#ffffcc;"|AD10x1
|style="color:green; background-color:#ffffcc;"|UHR
|
|}

* GDP/P - GDP-Paging
* ACRTC - Advanced Cathode Ray Tube Controller

* *1) - IOE-USB hat ab GP2018v4 die Adressen 40h/41h zugewiesen bekommen (vorher 30h/31h)

==Hinweise==

Es gibt einige Doppelbelegungen. D.h., diese Karten dürfen/können nicht zusammen genutzt werden. Wenn doch, müssen die Adressen in der Software angepaßt werden.

CAS-Neo

2023-06-13T12:53:40Z

UHR3

2023-06-13T12:53:03Z

Dementor: Die Seite wurde neu angelegt: „== UHR3 - Die Echtzeituhr für den NKC ==  <gallery> 1r4 g67.png|UHR3 Photoansicht </gallery> ==Aufbau== ===Bauteileliste=== {| class="wikitable"  |- !Stück !ID !Bezeichnung |- |1 |IC1 |DS12887A |- |1 |IC2 |74LS00N |- |1 |IC3 |74LS02N |- |1 |IC4 |74LS245N |- |1 |IC5 |74LS688N |- |5 |C1..5 |100nF |- |1 |C6 |10µF |- |1 |RN1 |7x 3.3kΩ |- |1 |JP1 |Stiftleiste 2x1…“

== UHR3 - Die Echtzeituhr für den NKC ==


<gallery>
1r4 g67.png|UHR3 Photoansicht
</gallery>

==Aufbau==

===Bauteileliste===

{| class="wikitable"

|-
!Stück
!ID
!Bezeichnung
|-
|1
|IC1
|DS12887A
|-
|1
|IC2
|74LS00N
|-
|1
|IC3
|74LS02N
|-
|1
|IC4
|74LS245N
|-
|1
|IC5
|74LS688N
|-
|5
|C1..5
|100nF
|-
|1
|C6
|10µF
|-
|1
|RN1
|7x 3.3kΩ
|-
|1
|JP1
|Stiftleiste 2x1 gerade
|-
|1
|JP2
|Stiftleiste 2x7 gerade
|-
|1
|X1
|Stiftleiste 33-pol. gewinkelt
|}

==Inbetriebnahme==

===I/O-Adressen===

Für Adresse $FA/$FB bei Stiftleiste JP2 Jumper auf A2 (UHR3 r4.1)

===Aktivierung des Clockgenerators im DS12887===

# Byte 0ah nach I/O-Port $FA (Z80) bzw. $FFFFFFFA (68008)
# Byte 20h nach I/O-Port $FB (Z80) bzw. $FFFFFFFB (68008)

Beispiel für Assembler-Code (Z80)
<code>
8000 3E 0A LD A,0ah ; Register 0ah soll angesprochen werden
8002 D3 FA OUT (fah),A
8004 3E 20 LD A,20h ; schreibe Wert 20h ins Register 0ah
8006 D3 FB OUT (fbh),A
8008 C9 RET
</code>

==Links==

* https://ntxdhxgzadrdathx.myfritz.net/ndr/hardware/neu/sonst/uhr3/index.html

FLO3

2023-06-13T12:52:21Z

Dementor: Die Seite wurde neu angelegt: „FLO3 - der Floppycontroller Beim FLO3 handelt es sich um einen Controller zum Betreiben von Diskettenlaufwerken (8", 5,25", 3,5" oder auch GOTEK Emulator) am NKC. Es können bis zu 4 Diskettenlaufwerke angesteuert werden. {| class="wikitable" |+Bauteileliste |- |Stück |ID |Bezeichnung |- |1 |IC1 |74LS32N |- |1 |IC2 |74LS01N |- |1 |IC3 |7406N |- |1 |IC4 |7404N |- |1 |IC5 |74LS164N |- |1 |IC6 |74LS38 |- |1 |IC7 |74S1…“

[[Datei:1n8 4y7.png|600px|thumb|right|FLO3 - der Floppycontroller]]
Beim FLO3 handelt es sich um einen Controller zum Betreiben von Diskettenlaufwerken (8", 5,25", 3,5" oder auch GOTEK Emulator) am NKC. Es können bis zu 4 Diskettenlaufwerke angesteuert werden.
{| class="wikitable"
|+Bauteileliste
|-
|Stück
|ID
|Bezeichnung
|-
|1
|IC1
|74LS32N
|-
|1
|IC2
|74LS01N
|-
|1
|IC3
|7406N
|-
|1
|IC4
|7404N
|-
|1
|IC5
|74LS164N
|-
|1
|IC6
|74LS38
|-
|1
|IC7
|74S138N
|-
|1
|IC8
|74S85N
|-
|1
|IC9
|FD1797
|-
|1
|IC10
|74367N
|-
|1
|IC11
|7406N
|-
|1
|IC12
|74273N
|-
|1
|IC13
|74LS245N
|-
|1
|IC14
|74LS245N
|-
|1
|IC15
|FDC9229
|-
|1
|IC16
|74LS14N
|-
|16
|Kerko
|100n
|-
|4
|Diode
|1N4148
|-
|2
|Kondensator
|10uF/16V
|-
|1
|RN1
|4X 3K3 OHM Netz
|-
|1
|RN2
|5X 10K OHM Netz
|-
|1
|RN3
|8X 3K3 OHM Netz
|-
|2
|RN4,RN5
|6X 1K OHM Netz
|-
|1
|R1
|4K7 OHM
|-
|1
|Oszillator
|16 MHz
|}

SOUND3

2023-06-13T12:51:52Z

Dementor: Die Seite wurde neu angelegt: „Sound3v.1.0 Die SOUND3 basiert auf der von Jens Mewes (aka. DerInder) erstellten SOUND2 und wurde von Rene Vetter neu erstellt. ===Folgende Veränderungen wurden vorgenommen:=== * Wahlweise Bestückung mit AY-3-8910 oder AY-3-8912. * Auftrennung der 3 Soundkanäle des AY. Diese können per Widerstandsjumper nach Belieben auf Links/Rechts/Mitte des Stereosignals gelegt werden. * Direkte Bestückung eines…“

[[Datei:SOUND3 v1.0-photo.JPG|500px|thumb|right|Sound3v.1.0]]
Die SOUND3 basiert auf der von Jens Mewes (aka. DerInder) erstellten SOUND2 und wurde von Rene Vetter neu erstellt.

===Folgende Veränderungen wurden vorgenommen:===

* Wahlweise Bestückung mit AY-3-8910 oder AY-3-8912.
* Auftrennung der 3 Soundkanäle des AY. Diese können per Widerstandsjumper nach Belieben auf Links/Rechts/Mitte des Stereosignals gelegt werden.
* Direkte Bestückung eines PAM8403 Digitalverstärkers vorgesehen. Dessen Lautsprecherausgänge werden hierbei auf Pfostenstecker der Hauptplatine gelegt.
* Bestückung einer Stereo-Cinchbuchse von Reichelt (CBP2) vorgesehen.
* Stützkondensatoren für nahezu alle ICs.

===Hinweise===
Adressierung:

* Die Bezeichnung A1..A4 ist inkorrekt:
A1 = A7
A2 = A6
A3 = A5
A4 = A4
* Konfiguration für 40h (Z80 Beispiele aus Buch):
A1, A3, A4 gesetzt
A2 frei
* Konfiguration für 50h (neuer Default, z.B. für 68k Breakout):
A1, A3 gesetzt
A2, A4 frei
* Konfiguration 0E0h (Pacman unter CP/M)
A1, A2, A3 frei
A4 gesetzt

SER

2023-06-13T12:51:12Z

Dementor: Die Seite wurde neu angelegt: „ ''Hier sollte der Author der Baugruppe eine Beschreibung einfügen'' == Versionen == '''Achtung, es gibt verschiedene Leiterplatten-Versionen !''' In der Version V1.0 7/2017 sind die Einstellungen JMP7 (RTS/CTS) abweichend zu JMP4 (Rx/Tx)! Die Piktogramme links neben dem Jumper unbedingt beachten! In der Version V1.0 8/2017 werden die Jumperstellungen JMP7 und JMP4 gleich verwendet. == weiterführende Erläuterung…“

''Hier sollte der Author der Baugruppe eine Beschreibung einfügen''
 
 
 

== Versionen ==
'''Achtung, es gibt verschiedene Leiterplatten-Versionen !'''
 
In der Version V1.0 7/2017 sind die Einstellungen JMP7 (RTS/CTS) abweichend zu JMP4 (Rx/Tx)!
Die Piktogramme links neben dem Jumper unbedingt beachten!

In der Version V1.0 8/2017 werden die Jumperstellungen JMP7 und JMP4 gleich verwendet.
 
 

== weiterführende Erläuterungen ==
Bei der Fehlersuche um die Serielle-Schnittstelle liegt es oftmals am Verständnis zum Hardware-Handshake.

Hilfreich ist es zu betrachten, wie der 6551 seine Handshake-Pins verwendet.
Dabei will ich mich auf /RTS und /CTS beschränken: 
 
'''/RTS (Anfrage zum Senden)''' 
"''Der /RTS-Ausgangspin dient zur Steuerung des Modems von der Prozessor. Der Zustand des RTS-Pins wird bestimmt durch den Inhalt des Befehlsregisters.''" (Datenblatt) 

Das bedeutet der Pin wird per Out-Befehl beliebig gesetzt. 
[Out(0F2h),0Bh = aktiv = L / Out(0F2h),03h = inaktiv = H] 
Im GP2.0 wird der sandardmäßig aktiviert, also L am 6551.Pin8. 

'''/CTS (Klar zum Senden)'''
 
"''Der /CTS-Eingangspin dient zur Steuerung des Senderbetriebs. Der Freigabezustand ist bei CTS niedrig. Der Sender wird automatisch deaktiviert, wenn CTS hoch ist.''" (Datenblatt) 

Das ist der eigentliche Steuereingang für den Datenfluss! 
Wird der Eingang am 6551.Pin9 = H unterbricht der 6551 seine Übertragung. 
Der /CTS-Eingangspin müsste also eigentlich die Bezeichnung /TxEnable tragen! 
Nur wenn dieser Eingang auf L liegt sendet der 6551, sofern er Daten zum Übertragen hat! 
 
 
Da beim Verbinden zweier NKC über die SER die Signale Tx/Rx und RTS/CTS gekreutzt werden müssen, ergibt sich folgender Handshake: 
 
Der empfangene NKC signalisiert seine Empfangsbereitschaft durch /RTS = L durch Out(0F2h). 
Das bedeutet für den sendenden NKC am Eingang /CTS = L: "OK, Sender kann eingeschaltet werden."
 
Da im GP2.0 der /RTS-Ausgang nicht verändert wird, findet also faktisch kein Handshake statt!
Der PC "rotzt" eine Datei raus und der NKC kommt u.U. nicht hinterher oder "war noch nicht os weit". 
 
Sinnvoll wäre es, den Ausgang /RTS nur dann zu aktivieren, wenn der NKC auch tatsächlich im Polling ist, also auf Empfangsdaten wartet. 
In manchen Terminalprogrammen [HTERM] wird das aktivierte RTS-Signal mit "connect" gleichgesetzt.
 
Also: 
/RTS = L.....bin Empfangsbereit -->.../CTS = L.....TxEnable 
/CTS = L.....TxEnable <--.................../RTS = L.....bin Empfangsbereit

IO-USB

2023-06-13T12:50:42Z

Dementor: Die Seite wurde neu angelegt: „== IO-USB == IO-USB Im Bild: auf Adresse 30h eingestellt === Beschreibung === ...bei Hans-Werner Schütz als Zip-Datei: https://ntxdhxgzadrdathx.myfritz.net/ndr/hardware/neu/io/io-usb/io-usb.zip === Hinweise ===“

== IO-USB ==

[[Datei:IO-USB.jpeg|200px|thumb|left|IO-USB]]
 
 
 
 
 
 

Im Bild: 
auf Adresse 30h eingestellt 
 
 

=== Beschreibung ===
...bei Hans-Werner Schütz als Zip-Datei: 
https://ntxdhxgzadrdathx.myfritz.net/ndr/hardware/neu/io/io-usb/io-usb.zip

=== Hinweise ===

IO-CSP

2023-06-13T12:50:02Z

Dementor: Die Seite wurde neu angelegt: „== IO-CSP == Counter-Seriell-Parallel V 1.0 CTC-SIO-PIO Im Bild: blaue Jumper für grunds. Funktion rote Jumper für die SIO-Funktionen grüne Jumper für die Kaskadierung der CTC-Kanäle === Beschreibung === Zum Download: Medium:CSP 1.0-h Beschreibung.pdf (13 Seiten mit Jumperstellung, Schaltung und Testprogramm) Oder bei Hans-Werner Schütz:…“

== IO-CSP ==

Counter-Seriell-Parallel V 1.0

[[Datei:IO-CSP.jpeg|200px|thumb|left|CTC-SIO-PIO]]
 
 
 
 
 

Im Bild: 
blaue Jumper für grunds. Funktion 
rote Jumper für die SIO-Funktionen 
grüne Jumper für die Kaskadierung der CTC-Kanäle 

 
=== Beschreibung ===
Zum Download:
[[Medium:CSP 1.0-h Beschreibung.pdf]] 
(13 Seiten mit Jumperstellung, Schaltung und Testprogramm) 
 
Oder bei Hans-Werner Schütz: 
https://ntxdhxgzadrdathx.myfritz.net/ndr/hardware/neu/io/csp/CSP%201.0-h%20Beschreibung.pdf

===Jumper===

* JP1: Basisadresse des Moduls
* JP2: Interrupt-Auslösung ermöglichen
* JP3: IEI auf H-Level
* JP4: RESET-Steuerung der PIO
* JP5: IOE-Ausgänge (CTC2, PIO, SIO) auf Pin 20/21/22 des CTC1-Steckplatzes
* JP6: SIO-Takt

ausführliche Beschreibung in "CSP 1.0-h Beschreibung.pdf" (s.o.)

===I/O-Adressen===

* CTC1: 0x0h...0x3h
* CTC2: 0x4h...0x7h
* SIO: 0x8h...0xBh
* PIO: 0xCh...0xFh

Der einzige momentan freie und durchgängige IO-Adressbereich beginnt im NKC bei 0B0h. (JP1: A6 geschlossen)

=== Hinweise ===
Achtung, bei Leiterplattenversion 1.1b: IC7. Pin 10 mit Masse verbinden !!

IOE-enh Service

2023-06-13T12:49:32Z

Dementor: Die Seite wurde neu angelegt: „= IO-enh Service = IOE-enh Service Es handelt sich um eine Aufsetzplatine auf den I/O-Port der IOE-enh-Platine. Mit dieser Service-Platine auf eine IOE-enh erhält man eine I/O-Schnittstelle zum experimentieren. Mit dieser Platine auf der IOE-enh kann man beim Entwickeln und Testen von Programmen die Ausgaben Visualisieren und die Eingaben manuell erzeugen. Es lassen sich einfach innerhalb ein…“

= IO-enh Service =

[[Datei:Service-IO Foto.jpg|200px|thumb|left|IOE-enh Service]] 
Es handelt sich um eine Aufsetzplatine auf den I/O-Port der IOE-enh-Platine. Mit dieser Service-Platine auf eine IOE-enh erhält man eine I/O-Schnittstelle zum experimentieren. 

Mit dieser Platine auf der IOE-enh kann man beim Entwickeln und Testen von Programmen die Ausgaben Visualisieren und die Eingaben manuell erzeugen. 

Es lassen sich einfach innerhalb eines Programmes gezielte Byte-Ausgaben mit wenig Bytes einfügen, an denen man u.U. erkennen bis zu welcher Stelle das Programm noch nicht abgestürzt war. 

== Funktion ==
=== Port 0 ===
Das Byte, welches auf Port 0 der IOE-enh ausgegeben wird gelangt über je einen 40511 (Im Bild nicht bestückt) auf der 7-Segmentanzeige ausgegeben. Es können statt dem 40511 auch leichter beschaffbare Äquivalent-Typen verwendet werden (Diese stellen aber meistens die "Zahlen" A bis F nicht richtig dar.) Damit eine Ausgabe zu sehen ist, muss der Jumper "e0" gesetzt sein. Die Jumper LE (Light enable) müssen nach "L" geswitcht sein. 

Für den Port 0 kann auf dem DIL-Schalter ein Byte zum Einlesen eingestellt werden. Wenn das Bit D0 bis D3 auf "H" eingestellt ist, kann das Signal auch mit den Tastern bei IN0-D0 .. D3 auf L-Signal gezogen werden. 
 

=== Port 1 ===
Bei dem Port 1 sind die Eingangs- und Ausgangssignale miteinander verbunden. D.h. die Ausgabe auf Port 1 kann zurückgelesen werden. Auch hier müssen die Ausgangssignale durch Setzten des Jumpers "e1" aktiviert werden.

== Schaltplan ==
[[Datei:Service IO-Schaltplan.jpg|200px|thumb|left|IO-USB]] 
 
 
 
 
 
 
 
 

== Hinweise ==

IOE-enh

2023-06-13T12:48:58Z

Dementor: Die Seite wurde neu angelegt: „ ==Beschreibung==  <gallery> 1n8 06t.png|IOE-enh Photoansicht </gallery> ==Aufbau== ===Bauteileliste=== {| class="wikitable" |- !Stück !ID !Bezeichnung |Bemerkung |- |2 |J2, J3 |74LS245 | |- |2 |J4, J5 |74LS374 | |- |1 |J6 |74LS139 | |- |1 |J7 |74LS688 | |- |1 |J8 |74LS32 | |- |1 |RN |8x3,3k | |- |1 |C1 |10µF | |- |7 |C2..8 |100nF | |- |1 |S1 |DIP-Schalter, liegend, 8-polig | |- |1 |…“

==Beschreibung==


<gallery>
1n8 06t.png|IOE-enh Photoansicht
</gallery>

==Aufbau==

===Bauteileliste===

{| class="wikitable"
|-
!Stück
!ID
!Bezeichnung
|Bemerkung
|-
|2
|J2, J3
|74LS245
|
|-
|2
|J4, J5
|74LS374
|
|-
|1
|J6
|74LS139
|
|-
|1
|J7
|74LS688
|
|-
|1
|J8
|74LS32
|
|-
|1
|RN
|8x3,3k
|
|-
|1
|C1
|10µF
|
|-
|7
|C2..8
|100nF
|
|-
|1
|S1
|DIP-Schalter, liegend, 8-polig
|
|-
|1
|ST1
|Stiftleiste, 1-reihig, 36-polig, gewinkelt
|
|-
|1
|ST2
|Stiftleiste, 2-reihig, 40-polig, gerade
|
|}

===I/O-Adressen===

{| class="wikitable"
|-
!I/O-Port
!Funktion
|-
|
|
|}

==Links==

LCD

2023-06-13T12:48:13Z

Dementor: Die Seite wurde neu angelegt: „NKC-LCD v1.0 NKC-LCD v.1.0 Layout NKC-LCD im Einsatz ==Beschreibung== Die NKC-LCD Platine gestattet das Anschließen von LCDs mit HD44780 oder kompatiblem Controller direkt an den NKC-BUS. Das trifft z.B. auf die meisten erhältlichen 1602, 2002 oder 2004 Module zu. Diese können zum Beispiel zum Debuggen ohne Grafikkarte verwendet o…“

[[Datei:Nkc-lcd.png|500px|thumb|right|NKC-LCD v1.0]]
[[Datei:NKC-LCD.JPG|500px|thumb|right|NKC-LCD v.1.0 Layout]]
[[Datei:Lcd-aktiv.jpg|500px|thumb|right|NKC-LCD im Einsatz]]

==Beschreibung==

Die NKC-LCD Platine gestattet das Anschließen von LCDs mit HD44780 oder kompatiblem Controller direkt an den NKC-BUS.
Das trifft z.B. auf die meisten erhältlichen 1602, 2002 oder 2004 Module zu. Diese können zum Beispiel zum Debuggen ohne Grafikkarte verwendet oder parallel zu einer GDP64 genutzt werden.

==I/O-Adressen==
Default I/O-Port: 0AAh/0ABh

==Hinweise==
Zur Bestimmung des Vorwiderstandes Rv1 (Helligkeit) sollte unbedingt das Datenblatt studiert werden. Einige LCDs mit leistungsstarker Hintergrundbeleuchtung erfordern einen ca. 6 Ohm Widerstand mit bis zu 0,5W Belastbarkeit. In den meisten Fällen kann ein 150 Ohm Potentiometer eingesetzt werden.

==Beispiel==
Beispielcode für Z80:

cpu z80
aseg
; org 0000h ;start im EPROM
org 8800h ;start im RAM
;****************************************
;* LCD Test *
;****************************************
jp start ;hauptprogramm
lcd0 equ 0aah ; lcd steuerregister
lcd1 equ 0abh ; lcd datenregister
; warte bis LCD wieder bereit ist
lcdbusy:
push af
lcdbusy0:
in a,(lcd0)
and 80h
jp nz,lcdbusy0
pop af
ret
; Initialisierung
lcdinit:
push af
push bc
ld b,4
lcdinit0:
ld a,38h
out (lcd0),a
call lcdbusy
djnz lcdinit0
ld a,6
out (lcd0),a
call lcdbusy
ld a,0eh
out (lcd0),a
call lcdbusy
ld a,1
out (lcd0),a
call lcdbusy
ld a,80h
out (lcd0),a
call lcdbusy
pop bc
pop af
ret
; Programmstart
; Initialisierung und Text ausgeben
start:
call lcdinit
ld a,'N'
out (lcd1),a
call lcdbusy
ld a,'K'
out (lcd1),a
call lcdbusy
ld a,'C'
out (lcd1),a
call lcdbusy
ld a,'-'
out (lcd1),a
call lcdbusy
ld a,'L'
out (lcd1),a
call lcdbusy
ld a,'C'
out (lcd1),a
call lcdbusy
ld a,'D'
out (lcd1),a
call lcdbusy
ld a,' '
out (lcd1),a
call lcdbusy
ld a,' '
out (lcd1),a
call lcdbusy
ld a,' '
out (lcd1),a
call lcdbusy
ld a,' '
out (lcd1),a
call lcdbusy
ld a,'2'
out (lcd1),a
call lcdbusy
ld a,'0'
out (lcd1),a
call lcdbusy
ld a,'x'
out (lcd1),a
call lcdbusy
ld a,'4'
out (lcd1),a
call lcdbusy
ld a,' '
out (lcd1),a
call lcdbusy
ld a,'T'
out (lcd1),a
call lcdbusy
ld a,'e'
out (lcd1),a
call lcdbusy
ld a,'s'
out (lcd1),a
call lcdbusy
ld a,'t'
out (lcd1),a
call lcdbusy
ld a,'k'
out (lcd1),a
call lcdbusy
ld a,'l'
out (lcd1),a
call lcdbusy
ld a,'m'
out (lcd1),a
call lcdbusy
ld a,'n'
out (lcd1),a
call lcdbusy
ld a,'o'
out (lcd1),a
call lcdbusy
ld a,'p'
out (lcd1),a
call lcdbusy
ld a,'q'
out (lcd1),a
call lcdbusy
ld a,'r'
out (lcd1),a
call lcdbusy
ld a,'s'
out (lcd1),a
call lcdbusy
ld a,'t'
out (lcd1),a
call lcdbusy
ld a,'u'
out (lcd1),a
call lcdbusy
ld a,'v'
out (lcd1),a
call lcdbusy
ld a,'w'
out (lcd1),a
call lcdbusy
ld a,'x'
out (lcd1),a
call lcdbusy
ld a,'y'
out (lcd1),a
call lcdbusy
ld a,'z'
out (lcd1),a
call lcdbusy
ld a,' '
out (lcd1),a
call lcdbusy
ld a,' '
out (lcd1),a
call lcdbusy
ld a,' '
out (lcd1),a
call lcdbusy
ld a,' '
out (lcd1),a
call lcdbusy
ld a,'0'
out (lcd1),a
call lcdbusy
ld a,'1'
out (lcd1),a
call lcdbusy
ld a,'2'
out (lcd1),a
call lcdbusy
ld a,'3'
out (lcd1),a
call lcdbusy
ld a,'4'
out (lcd1),a
call lcdbusy
ld a,'5'
out (lcd1),a
call lcdbusy
ld a,'6'
out (lcd1),a
call lcdbusy
ld a,'7'
out (lcd1),a
call lcdbusy
ld a,'8'
out (lcd1),a
call lcdbusy
ld a,'9'
out (lcd1),a
call lcdbusy
ld a,'a'
out (lcd1),a
call lcdbusy
ld a,'b'
out (lcd1),a
call lcdbusy
ld a,'c'
out (lcd1),a
call lcdbusy
ld a,'d'
out (lcd1),a
call lcdbusy
ld a,'e'
out (lcd1),a
call lcdbusy
ld a,'f'
out (lcd1),a
call lcdbusy
ld a,'g'
out (lcd1),a
call lcdbusy
ld a,'h'
out (lcd1),a
call lcdbusy
ld a,'i'
out (lcd1),a
call lcdbusy
ld a,'j'
out (lcd1),a
call lcdbusy
ld a,'V'
out (lcd1),a
call lcdbusy
ld a,'i'
out (lcd1),a
call lcdbusy
ld a,'e'
out (lcd1),a
call lcdbusy
ld a,'l'
out (lcd1),a
call lcdbusy
ld a,' '
out (lcd1),a
call lcdbusy
ld a,'S'
out (lcd1),a
call lcdbusy
ld a,'p'
out (lcd1),a
call lcdbusy
ld a,'a'
out (lcd1),a
call lcdbusy
ld a,'s'
out (lcd1),a
call lcdbusy
ld a,'s'
out (lcd1),a
call lcdbusy
ld a,'!'
out (lcd1),a
call lcdbusy
loop:
ret

KEYr4

2023-06-13T12:47:14Z

Dementor: Die Seite wurde neu angelegt: „KEYr4 v1.1 ==Änderungen im Vergleich zum Original== * Stützkondensatoren an nahezu sämtlichen ICs. * Freie Eingänge auf +5V gelegt, um Einsatz von HCT ICs zu ermöglichen. * ATTINY und PS/2 Buchse zum Anschluß einer gebräuchlichen PC-Tastatur mit PS/2-Stecker. Plan und Software hierfür stammen von der Seite von Hschuetz: https://ntxdhxgzadrdathx.myfritz.net/ndr/hardware/neu/sonst/tast1/index.html *…“

[[Datei:KEYr4 v1.1-photo.JPG|400px|right|thumb|KEYr4 v1.1]]

==Änderungen im Vergleich zum Original==

* Stützkondensatoren an nahezu sämtlichen ICs.
* Freie Eingänge auf +5V gelegt, um Einsatz von HCT ICs zu ermöglichen.
* ATTINY und PS/2 Buchse zum Anschluß einer gebräuchlichen PC-Tastatur mit PS/2-Stecker. Plan und Software hierfür stammen von der Seite von Hschuetz: https://ntxdhxgzadrdathx.myfritz.net/ndr/hardware/neu/sonst/tast1/index.html
* Reset-Pin für die erweiterte Funktion der Tastatur: Der Reset-Pin muß zum Resetschalter der Z80CPU geführt werden, nicht an den BUS!
* Ein Pin-Header zum Anschluß einer externen PS/2 Buchse ist ebenfalls vorgesehen.
* Die Defaultpositionen für die Adressjumper sind markiert.
* Der „ready“ Jumper neben den Adressjumpern muß im Normalfall gesteckt sein.

==I/O-Adressen==
Default-I/O-Adressen sind 68h/69h

==Hinweise==
* WICHTIG: Im Layout der produzierten Version 1.0 sind die Pins 8-13 des IC5 (74LS00) fehlerhaft beschaltet. Die Ausgänge Pin 8 und 11 liegen auf +5V! Bei Verwendung von 7400 oder 74LS00 müssen die Leiterzüge zu Pin 8 und 11 getrennt werden oder einfach die beiden Pins nicht in die Fassung gesteckt werden. Bei Verwendung von 74HCT00 müssen außerdem Pin 10 mit Pin 9 und Pin13 mit Pin 14 verbunden werden.

==Firmware 2018_04 für ATtiny2313==

Die Firmware: [[Media:KEYr4_2018_04.zip|KEYr4_2018_04.zip]]

Skript zum Flashen des ATtiny2313 per ArduinoISP:

set AVRDUDE=c:\Programme\Arduino\hardware\tools\avr\bin\avrdude.exe
set CONF="C:\Dokumente und Einstellungen\admin\Lokale Einstellungen\Anwendungsdaten\Arduino15\packages\ATTinyCore\hardware\avr\1.1.5/avrdude.conf"
set HEXFILE=KEYr4_2018_1.hex
set FUSE_LOW=0xe4
set FUSE_HIGH=0xd9
set FUSE_EXT=0xff

%AVRDUDE% -C%CONF% -v -pattiny2313 -carduino -PCOM4 -b19200 -Uflash:w:%HEXFILE%:i -l flash.log -U lfuse:w:%FUSE_LOW%:m -U hfuse:w:%FUSE_HIGH%:m -U efuse:w:%FUSE_EXT%:m

(Variableninhalte ggf. anpassen!)

Achtung! Für diese Software muss eine neue Verbindung auf der KEYr4 Karte gemacht werden und zwar von Pin 8 des ATTiny2313 zum Pin 8 des 74LS374.

> Die letzte Platinenversion enthält diese Verbindung bereits.

Quelle: NKC-Forum Thema "KEYr4 Firmware"

==Links==
.

==History==

* V1.2: 04.10.18 peter_b cmd-Skript zum Flashen des ATtiny2313 mit Firmware 2018_04 (neu: 32 Byte Tastaturpuffer)
* V1.1: 27.06.17 RV+Deff Berichtigung der fehlerhaften Verbindung von IC5 Pin 8-13. Verschieben des 10µF Kondensators, damit die Platine auch in einen Platinenhalter paßt.
* V1.0: 09.04.17 RV+Deff Erste Neuauflage

NKC-BWS

2023-06-13T12:46:39Z

Dementor: Die Seite wurde neu angelegt: „==Beschreibung== Die NKC-BWS ist die Kombi_BWS mit VGA-Bildschirmansteuerung, die von Heiko Poppe entwickelt wurde. Sie wurde für den NKC angepasst von DL2LCE. * Die BWS-NKC ist eine monochrom Bildschirm-Karte, die in einen Bildwiederholspeicher geschriebene ASCII-Zeichen, direkt und sofort auf dem Bildschirm darstellt. Eine grafische Darstellung ist nur über einige pseudografische Zeichen im ASCII-Zeichensatz möglich. * Die Ausgabe erfolgt über ein…“

==Beschreibung==

Die NKC-BWS ist die Kombi_BWS mit VGA-Bildschirmansteuerung, die von Heiko Poppe entwickelt wurde. Sie wurde für den NKC angepasst von DL2LCE.

* Die BWS-NKC ist eine monochrom Bildschirm-Karte, die in einen Bildwiederholspeicher geschriebene ASCII-Zeichen, direkt und sofort auf dem Bildschirm darstellt. Eine grafische Darstellung ist nur über einige pseudografische Zeichen im ASCII-Zeichensatz möglich.
* Die Ausgabe erfolgt über einen VGA-Anschluss mit einer Auflösung von 800x600 Pixeln und kann - 80x24 und 64x32 darstellen. 
* Der Vorteil dieser Bildschirm-Karte liegt darin, dass die Darstellung von Text, Zahlen und Zeichen in Echtzeit erfolgt und die jeweiligen Zeichen nicht erst in Form, Größe und Position über einzelne Unterprogramme einem Grafikchip mitgeteilt werden müssen. Zum Darstellen eines Zeichens auf einer bestimmten Schreibposition genügt ein einfaches Beschreiben einer bestimmten RAM-Zelle des BWS-Speichers. Damit können auch das Rücklesen der Bildschirmzeichen und das Scrolling ohne merklichen Zeitverzug erfolgen. 
* Über Jumper kann der Betriebsmodus voreingestellt oder über eine IO-Adresse verändert werden. Per Jumper kann auch der "AC1-Mode" mit invertierter Adressierung gewählt werden. Über Potis kann die Schriftfarbe beliebig gewählt werden.


<gallery>
NKC-BWS-Foto.jpeg|NKC-BWS aufgebaut
</gallery>

=== Anleitung / Beschreibung ===

aktuell hier: http://www.entschweben.de/Z80/BWS-NKC/BWS-NKC%20Doku%202019.pdf

Achtung einige Änderungen zur Verbesserung der Bildqualität sind enthalten!

=== Firmware ===
Die Firmware für den CPLD: http://www.entschweben.de/Z80/BWS-NKC/BWS_NKC_069C.zip Achtung: nur die mit Prüfsumme 069C verwenden (35a9 geht nicht)!!

Zeichengenerator: http://www.entschweben.de/Z80/BWS-NKC/ZG_BWS_neu.bin

=== weitere Hinweise ===
Zur Verbesserung der Bildqualität: 
12/2018 statt dem 74LS04 sollte ein 74S04 eingesetzt werden! 
12/2019 die Widerstände R50, R53 und R56 sollten nur mit 1 kOhm bestückt werden! D2, D3, D4 und R52, R55, R58 können entfallen.

GDP64

2023-06-13T12:45:40Z

Dementor: Die Seite wurde neu angelegt: „= GDP64 - Die Graphikkarte für den NKC = Änderungen im Vergleich zum Original: * Stützkondensatoren an nahezu sämtlichen ICs. Für die DRAMs sollten Sockel mit integriertem Stützkondensator verwendet oder die 100nF Kondensatoren direkt auf der Rückseite aufgelötet werden. * Freie Eingänge auf +5V gelegt, um Einsatz von HCT ICs zu ermöglichen. * Ersatz des diskreten durch einen integrierten Quarzoszillator. * Dadurch Einsparen des 7404. Das einz…“

= GDP64 - Die Graphikkarte für den NKC =

Änderungen im Vergleich zum Original:
* Stützkondensatoren an nahezu sämtlichen ICs. Für die DRAMs sollten Sockel mit integriertem Stützkondensator verwendet oder die 100nF Kondensatoren direkt auf der Rückseite aufgelötet werden.
* Freie Eingänge auf +5V gelegt, um Einsatz von HCT ICs zu ermöglichen.
* Ersatz des diskreten durch einen integrierten Quarzoszillator.
* Dadurch Einsparen des 7404. Das einzig nötige Gatter wurde in den 7405 verlegt (Pin 5+6) und dessen Ausgang mit einem 1k2 Pullup-Widerstand versehen.
* Der freigewordene Platz wurde genutzt, um eine Chinchbuchse für das BAS Signal unterzubringen.
* Die Version 1.2 enthält bereits den Scroll-Fix aus der LOOP Nr. 17
Hinweis: Anstelle des schwer beschaffbaren 25LS2538 kann auch ein leichter verfügbarer 74F538 verwendet werden.


<gallery>
GDP64.JPG|GDP64v1.0 Original
1n8 z4b.jpg|GDP64v1.2 Photoansicht
GDP64v1.2-bestückt.jpg|GDP64v1.2 bestückte Platine
</gallery>

==Aufbau==

===Bauteileliste===

{| class="wikitable"

|-
!Stück
!ID
!Bezeichnung
!Bemerkung
|-
|1
|IC1
|7405 - 74LS05 OK
|
|-
|1
|IC2
|74LS166
|
|-
|1
|IC3
|74LS163
|
|-
|1
|IC4
|74LS00
|
|-
|8
|IC6-IC13
|4164
|64kx1 DRAM
|-
|1
|IC14
|74LS74
|
|-
|1
|IC15
|74LS32
|
|-
|1
|IC16
|25LS2538/74F538
|
|-
|1
|IC17
|74LS153
|
|-
|1
|IC18
|74LS138
|
|-
|1
|IC19
|74LS245
|
|-
|1
|IC20
|EF9366
|
|-
|1
|IC21
|74LS273
|
|-
|1
|T1
|BC548
|
|-
|1
|
|Oszillator 14 MHz
|Reichelt: OSZI 14,000000
|-
|1
|R1
|75 OHM
|
|-
|1
|R5
|150 OHM
|
|-
|1
|R8
|330 OHM
|
|-
|2
|R3, R7
|470 OHM
|
|-
|2
|R2, R9
|1K OHM
|
|-
|1
|R
|1K2 OHM
|
|-
|1
|R
|3K3 OHM
|
|-
|10
|Kerko
|100nF
|
|-
|2
|C1, C7
|10µF/16V
|
|-
|2
|JP1, JP2
|Stiftleiste 1x2, gerade
|
|-
|1
|JP3
|Stiftleiste 1x3, gerade
|
|-
|1
|X1
|Stiftleiste 1x36, gewinkelt
|
|-
|1
|
|Cinch Einbaubuchse
|Reichelt: LUM 1553 02 GB
|}

===I/O-Adressen===

{| class="wikitable"
|-
!I/O-Port
!Funktion
|-
|60h
|Seitenumschaltlogik
|-
|70h...7Fh
|16 GDP-Register
|}

===Jumper===

* JP1:
* JP2:
* JP3:

==Links==

* http://www.ndr-nkc.de/compo/graf/gdp64k.htm
* https://ntxdhxgzadrdathx.myfritz.net/ndr/doku/hardware/grafik/GDP64.pdf
* https://ntxdhxgzadrdathx.myfritz.net/ndr/layouts/NKC-GDP64_v1.1.zip
* http://www.ndr-nkc.de/download/datenbl/ef9366elo.pdf
* https://github.com/Creep69/NKC/tree/master/HW/GDP64 (Projekt inkl. Layout)

BANKBOOT2

2023-06-13T12:45:01Z

Dementor: Die Seite wurde neu angelegt: „= BANKBOOT2 = Die BANKBOOT2 hat grundsätzlich die gleiche Funktion, wie deren Vorgänger die BANKBOOT.  <gallery> Best%C3%BCckung_fertig.jpg|BANKBOOT2 Photoansicht </gallery> ''(Die Pflaster kann grunds. jeder nach eigenen Vorstellungen gestalten.)'' == Veränderungen gegenüber BANKBOOT == Es wurden folgende Veränderungen eingebracht: # Die Adressleitungen A16..A19…“

= BANKBOOT2 =

Die BANKBOOT2 hat grundsätzlich die gleiche Funktion, wie deren Vorgänger die BANKBOOT.


<gallery>
Best%C3%BCckung_fertig.jpg|BANKBOOT2 Photoansicht
</gallery>
''(Die Pflaster kann grunds. jeder nach eigenen Vorstellungen gestalten.)''

== Veränderungen gegenüber BANKBOOT ==

Es wurden folgende Veränderungen eingebracht:

# Die Adressleitungen A16..A19 werden direkt an einer 7-Segmentanzeige dargestellt. Dabei ist der Decoder V40511 vorgesehen, der wohl der einzige ist, der tatsächlich auch A..F richtig darstellt. Ein neuerer Äquivalenttyp geht auch, zeigt aber nicht die Buchstaben.
# Der Port der BANKBOOT zum Einstellen der Bank kann jetzt vom System rückgelesen werden. Diese Funktion benutzt das GP2018v4 für die Anzeige der eingestellten Bank auf dem Bildschirm.
# Die BANKBOOT generiert das Signal ''banken'' welches nach einem RESET die RAM-Speicher der Adressen 0000..7FFFh ausblendet. Darüber hinaus hat die BANKBOOT2 ein Eingangssignal ''MEMDI2'' (MemoryDisable) welches auch die Speicher der BANKBOOT selbst ausblendet. Dieses Signal kann verwendet werden, wenn eine weitere Baugruppe Speicherbereiche vorrangig vor der BANKBOOT haben soll. So kann z.B. ein Bildwiderholspeicher einer Grafikkarte auf den gleichen Adressen liegen, die schon von einem EPROM der BANKBOOT benutzt werden. Mit JP5 kann das Signal MEMDI2 auf die letzte freie Busleitung gelegt werden. Wer diese Busleitung anderweitig verwendet, kann das Signal frei verdrahten.
# Die BANKBOOT2 wurde etwas schmaler ausgeführt, so dass diese nicht mehr seitlich über die Buplatine hinaus ragt.

==Schaltplan==


<gallery>
BankBoot2a.jpg|BANKBOOT2 Schaltplan
</gallery>

==Aufbau==

===Bauteileliste===

{| class="wikitable"

|- style="background-color:#aed6f1"
!Stück
!ID
!Bezeichnung
!Bemerkung
|- style="background-color:#fcf3cf"
|4
|IC1, IC2, IC3, IC4
|27C64 (EPROM) 28C64 (EEPROM) 6264 (sRAM)
|je nach Anwendung
|- style="background-color:#f9e79f"
|2
|IC5, IC12
|74LS245
|
|- style="background-color:#fcf3cf"
|1
|IC6
|74LS273
|
|- style="background-color:#f9e79f"
|2
|IC7, IC8
|74LS85
|
|- style="background-color:#fcf3cf"
|1
|IC9
|74LS06
|
|- style="background-color:#f9e79f"
|1
|IC10
|74LS138
|
|- style="background-color:#fcf3cf"
|2
|D1, D2
|
|
|- style="background-color:#f9e79f"
|1
|IC11
|74LS32
|
|- style="background-color:#fcf3cf"
|1
|IC12
|U40511
|7-Segm-Decoder 0..F
|- style="background-color:#f9e79f"
|8
|R
|3k3
|
|- style="background-color:#fcf3cf"
|7
|R
|330
|
|- style="background-color:#f9e79f"
|1
|R1
|1k0
|
|- style="background-color:#fcf3cf"
|1
|RN
|6x 3k3
|
|- style="background-color:#f9e79f"
|10
|C
|100nF
|
|- style="background-color:#fcf3cf"
|1
|C3
|100µF/16V
|
|- style="background-color:#f9e79f"
|1
|LED
|
|
|- style="background-color:#fcf3cf"
|1
|
|SC52-11
|gem. Katode
|- style="background-color:#f9e79f"
|1
|JP1, JP2
|Stiftleiste 2x3, gerade
|
|- style="background-color:#fcf3cf"
|1
|JP3
|Stiftleiste 2x4, gerade
|
|- style="background-color:#f9e79f"
|2
|JP4, JP5
|Stiftleiste 1x3, gerade
|
|- style="background-color:#fcf3cf"
|1
|
|Stiftleiste 1x50, gewinkelt
|
|}

==Projekte mit BANKBOOT2==

* [[Z80-Grundsystem]]
* [[Z80_CP/M-System|Z80 CP/M-System]]

==Links==

BANKBOOT

2023-06-13T12:44:24Z

Dementor: Die Seite wurde neu angelegt: „BANKBOOT v1.0“

[[Datei:NKC-BANKBOOT v1.0.photo.png|200px|thumb|left|BANKBOOT v1.0]]

SRAM1024

2023-06-13T12:42:16Z

Dementor: Die Seite wurde neu angelegt: „ ==Beschreibung== ''Hier sollte der Autor der Baugruppe eine Beschreibung einfügen'' ==Versionen== * v1.0 - Designed by Deff - 20.07.2017 * v1.1 - Designed by Deff - 24.07.2017 <gallery> 1n8_yeu.jpg|SRAM1024 v1.0 Photoansicht p_czb.jpg|SRAM1024 v1.1 Photoansicht </gallery> ==Aufbau== ===Bauteileliste=== für v1.1 {| class="wikitable"  |- !Stück !ID !Bezeichnung !Bemerkung |- |1 |IC1 |74LS07N | |- |1 |IC2 |74LS245N | |- |1 |…“

==Beschreibung==

''Hier sollte der Autor der Baugruppe eine Beschreibung einfügen''

==Versionen==

* v1.0 - Designed by Deff - 20.07.2017
* v1.1 - Designed by Deff - 24.07.2017

<gallery>
1n8_yeu.jpg|SRAM1024 v1.0 Photoansicht
p_czb.jpg|SRAM1024 v1.1 Photoansicht
</gallery>

==Aufbau==

===Bauteileliste===

für v1.1

{| class="wikitable"

|-
!Stück
!ID
!Bezeichnung
!Bemerkung
|-
|1
|IC1
|74LS07N
|
|-
|1
|IC2
|74LS245N
|
|-
|1
|IC3
|74LS08N
|
|-
|1
|IC4
|74LS00N
|
|-
|1
|IC5
|74(S)32N
|
|-
|2
|RAM1,RAM2
|AS6C4008
|sRAM 512kx8
|-
|2
|D1,D2
|BAT46
|
|-
|1
|RN1
|4x4,7k
|Reichelt: SIL 5-4 4,7K
|-
|1
|C1
|47µF/10V
|
|-
|7
|C2...8
|100nF
|
|-
|1
|BAT1
|Knopfzellenhalter
|Reichelt: KZH 20-1
|-
|1
|JP1
|Stiftleiste 1x3, gerade
|
|-
|1
|JP2
|Stiftleiste 2x3, gerade
|
|-
|1
|X1
|Stiftleiste 1x54, gewinkelt
|
|}

===Jumper===

==== JMP1 ====

* 1-2 - BANK-RAM
* 2-3 - cont. RAM

==== JMP2 ====

* 1-2 - nur RAM1 - 00000...7FFFF
* 3-4 - nur RAM2 - 80000...FFFFF
* 5-6 - beide RAM - 00000...FFFFF

==Links==

SRAM256

2023-06-13T12:41:14Z

Dementor: Die Seite wurde neu angelegt: „ ==Beschreibung== Die SRAM256 entstand als Modifikation der ROA64, um mit weniger Platinen und ICs mehr RAM zur Verfügung zu stellen. Z.B. für CP/M mit RAM-Disk oder 68k Systeme.  <gallery> NKC-SRAM256 v1.0-photo.JPG|SRAM256 v1.0 </gallery> ==Aufbau== ===Bauteileliste=== {| class="wikitable"  !Stück !ID !Bezeichnung !Bemerkung |- |- |13 |C |100nF R2.54…“

==Beschreibung==

Die SRAM256 entstand als Modifikation der ROA64, um mit weniger Platinen und ICs mehr RAM zur Verfügung zu stellen. Z.B. für CP/M mit RAM-Disk oder 68k Systeme.


<gallery>
NKC-SRAM256 v1.0-photo.JPG|SRAM256 v1.0
</gallery>

==Aufbau==

===Bauteileliste===

{| class="wikitable"

!Stück
!ID
!Bezeichnung
!Bemerkung
|-

|-
|13
|C
|100nF R2.54
|
|-
|1
|C
|10uF o. 100uF R3.5
|
|-
|1
|RN
|5x3,3k
|Reichelt: SIL 6-5 3,3k
|-
|8
|IC1-8
|62256
|SRAM
|-

|1
|IC9
|74LS245
|
|-
|1
|IC10
|74LS138
|
|-
|1
|IC11
|74LS00
|
|-
|1
|IC12
|74LS85
|
|-
|1
|JP1
|Stiftleiste 2x2 gerade
|
|-
|1
|JP2
|Stiftleiste 1x3 gerade
|
|-
|1
|
|Stiftleiste 1x54 gewinkelt
|

|-

|}

Benötigt werden an Sockeln: 1*14, 1*16, 1*20 und 8*28(breit)

==Links==

ROA64

2023-06-13T12:40:20Z

Dementor: Die Seite wurde neu angelegt: „== Änderungen im Vergleich zum Original == * Stützkondensatoren an nahezu sämtlichen ICs * freie Eingänge am '00 auf +5V gelegt. "Sollbruchstelle" dafür markiert, um eine spätere Nutzung zu erleichtern. * Jumper für PULL-UP in der BANKEN Leitung * Einige zusätzliche „Sollbruchstellen“ und Markierungen eingefügt, um den Einsatz größerer Speicherchips zu ermöglichen. == Hinweis == * Wird die ROA64 in einem System ohne BANKBOOT verwendet,…“

== Änderungen im Vergleich zum Original ==

* Stützkondensatoren an nahezu sämtlichen ICs
* freie Eingänge am '00 auf +5V gelegt. "Sollbruchstelle" dafür markiert, um eine spätere Nutzung zu erleichtern.
* Jumper für PULL-UP in der BANKEN Leitung
* Einige zusätzliche „Sollbruchstellen“ und Markierungen eingefügt, um den Einsatz größerer Speicherchips zu ermöglichen.

== Hinweis ==

* Wird die ROA64 in einem System ohne BANKBOOT verwendet, bleiben alle Jumper auf JP1 OFFEN, JP2 wird auf 1-2 gesetzt.
* Soll die Version v1.2 als "herkömmliche" ROA64 verwendet werden, sind die mit "**" gekennzeichneten Lötbrücken zu setzen. Ohne diese kann sie als 256kB SRAM-Karte umgelötet werden, siehe Abbildung.


<gallery>
fbz2q7qy.jpg|ROA64 v1.0 Fotoansicht
1n8 m7z.jpg|ROA64 v1.1 Layoutansicht
NKC-ROA64_v1.2_photo.JPG|ROA64 v1.2 Fotoansicht
NKC-ROA64_v1.2-256k-Umbau.jpg|256k Umrüstung ROA64 v1.2
</gallery>

==Versionen==

===ROA64 r3 v1.0 RV===

====Bauteileliste====

{| class="wikitable"
|-
|Stück
|ID
|Bezeichnung
|-
|~8~
|IC1-8
|2764/6264
|-
|1
|IC9
|74LS245
|-
|1
|IC10
|74LS138
|-
|1
|IC11
|74LS00
|-
|1
|IC12
|74LS85
|-
|12
|Kerko
|100nF
|-
|5
|R1...5
|1,0kΩ
|-
|1
|C1
|100µF
|}

===ROA64 r3 v1.1 RV===

''creep:'' NKC ROA64 v1.1 Neuauflage 02.03.2017

====Bauteileliste====

wie "ROA64 r3 v1.0 RV"

===ROA64 r3 v1.2 RV+Deff===

====Bauteileliste====

{| class="wikitable"
|-
|Stück
|ID
|Bezeichnung
|-
|~8~
|IC1-8
|2764/6264
|-
|1
|IC9
|74LS245
|-
|1
|IC10
|74LS138
|-
|1
|IC11
|74LS00
|-
|1
|IC12
|74LS85
|-
|12
|Kerko
|100nF
|-
|1
|RN
|5x 3,3kΩ
|-
|1
|C1
|100µF
|-
|1
|JP1
|Stiftleiste, 2x4, gerade
|-
|1
|JP2
|Stiftleiste, 1x3, gerade
|-
|1
|
|Stiftleiste, 1x54, gewinkelt
|}

Layout aus dem Buch „Rechner Modular“ von Rolf Dieter Klein neu erfaßt mit Sprint Layout 6 von Rene Vetter. Verbesserungen und Fehlerbereinigungen mit Hilfe aus dem NKC Forum (http://schuetz.thtec.org/forumdrc/) seit 2018 http://nkc-schuetz.de/forumdrc/index.php

History:

V1.2: 29.4.2017 RV+Deff Vorbereitung von Verbindungsstellen zum Umbau auf 256kB SRAM-Karte
V1.1: 2.3.2017 RV Behebung von Layoutfehlern aus v1.0, Eindeutigere Beschriftung der Jumperstellungen
V1.0: 15.2.2017 RV Erste Neuauflage

CPU8080

2023-06-13T12:37:09Z

Dementor: Die Seite wurde neu angelegt: „ ==Beschreibung== i8080 CPU Platine für das NDR Klein Computersystem Entwickelt von Rene Vetter  <gallery> CPU8080.jpg|CPU8080 v1.0 Photoansicht CPU8080LAY.…“

==Beschreibung==

i8080 CPU Platine für das NDR Klein Computersystem

Entwickelt von Rene Vetter


<gallery>
CPU8080.jpg|CPU8080 v1.0 Photoansicht
CPU8080LAY.jpg|CPU8080 v1.0 Layout
CPU8080-fertig.jpg|CPU8080 v1.0 Platine
CPU8080-proto.jpg|CPU8080 Prototyp
</gallery>

==Aufbau==

===Bauteileliste===

{| class="wikitable"

|-
!Stück
!ID
!Bezeichnung
!Bemerkung
|-
|1
|U1
|i8080
|
|-
|1
|U2
|i8224
|
|-
|1
|U3
|i8228
|
|-
|1
|U4
|TL7705
|
|-
|2
|U5,U6
|74LS245
|
|-
|1
|U7
|74LS08
|
|-
|1
|U8
|74LS00
|
|-
|2
|Widerstand R1, R2
|22k
|
|-
|2
|Widerstand R3, R4
|4k7
|
|-
|13
|Kerko C1, C2, C3, C4, C5, C6, C7, C9, C11, C12, C15, C16, C17
|100nF
|
|-
|1
|Kondensator C8
|100µF/10V
|
|-
|2
|Kondensator C10, C13
|10µF/16V
|
|-
|1
|Kondensator C14
|47µF/10V
|
|-
|1
|SW1
|Kurzhubtaster
|Reichelt: TASTER 3301B
|-
|1
|Schwingquarz X1
|18 MHz
|
|-
|1
|J2
|Stiftleiste 1x2, gewinkelt
|ext. RESET
|-
|1
|J1
|Stiftleiste 1x54, gewinkelt
|NKC-BUS
|}

===Hinweise===

Die CPU8080 benötigt 3 Versorgungsspannungen:

+5V
-5V
+12V

==Software==

Grundprogramm v0.9, beinhaltet einen einfachen i8080 Monitor und ein Tiny-BASIC:

[[Datei:GP8080 v 0 9.zip]]

Die Software ist noch nicht ausgereift. Die Scrollingroutine für die GDP64 muß noch verbessert werden.
Hinweise zur Software befinden sich im Archiv.

==Projekte mit CPU8080 CPU ==

kommt noch

==Links==

kommt noch

==History==

V1.0: 04.06.2019 RV erste finale Platine

CPU68k

2023-06-13T12:34:30Z

Dementor: Die Seite wurde neu angelegt: „CPU68k/16 die 68000 16-Bit CPU-Karte [http://www.example.com Link-Text] CPU68k/16 Photoansicht“

CPU68k/16 die 68000 16-Bit CPU-Karte
[http://www.example.com Link-Text]
[[Datei:1n8 h78.jpg|200px|thumb|left|CPU68k/16 Photoansicht]]

CPU6502

2023-06-13T12:33:48Z

Dementor: Die Seite wurde neu angelegt: „ ==Beschreibung== 6502 CPU Platine für das NDR Klein Computersystem Entwickelt von Rene Vetter und Jens Mewes basierend auf den Erläuterungen zu einer 6502-Karte am Z80-BUS: https://ancientcomputing.blogspot.com/2017/05/a-6502-cpu-for-rc2014-part-1.html  <gallery> CPU6502.jpg|CPU6502 v1.0 Photoansicht CPU6502-l…“

==Beschreibung==

6502 CPU Platine für das NDR Klein Computersystem

Entwickelt von Rene Vetter und Jens Mewes basierend auf den Erläuterungen zu einer 6502-Karte am Z80-BUS:

https://ancientcomputing.blogspot.com/2017/05/a-6502-cpu-for-rc2014-part-1.html


<gallery>
CPU6502.jpg|CPU6502 v1.0 Photoansicht
CPU6502-layout.jpg|CPU6502 v1.0 Layout
</gallery>

==Aufbau==

===Bauteileliste===

{| class="wikitable"

|-
!Stück
!ID
!Bezeichnung
!Bemerkung
|-
|1
|U1
|6502
|R6502 erfolgreich getestet
|-
|1
|U2
|74LS688
|
|-
|2
|U3, U10
|74LS74
|
|-
|1
|U4
|74LS04
|
|-
|1
|U5
|74LS00
|
|-
|3
|U6, U8, U9
|74LS245
|
|-
|1
|U11
|TL7705
|
|-
|1
|U12
|SPG8640AN
|
|-
|2
|Widerstand R1, R2
|22k
|
|-
|1
|Widerstandsnetz RN1
|4x3k3
|
|-
|1
|Widerstandsnetz RN2
|8x3k3
|
|-
|12
|Kerko C1, C2, C3, C4, C5, C6, C7, C8, C9, C10, C11, C12
|100nF
|
|-
|1
|Kondensator C13
|47µF/10V
|
|-
|1
|Kondensator C14
|100µF/10V
|
|-
|1
|SW1
|Kurzhubtaster
|Reichelt: TASTER 3301B
|-
|1
|Oszillator X1
|1 oder 2 oder 4MHz
|
|-
|3
|JP1, JP4, JP5
|Stiftleiste 1x2, gerade
|
|-
|1
|JP3
|Stiftleiste 3x2, gerade
|
|-
|1
|J11
|Stiftleiste 1x2, gewinkelt
|
|-
|1
|J12
|Stiftleiste 8x2, gerade
|
|-
|1
|J2
|Stiftleiste 1x54, gewinkelt
|
|}

===Hinweise===

Eine besondere Schwierigkeit bei der Verwendung des 6502 im NKC ist, daß der 6502 ein deutlich anderes BUS-Verhalten voraussetzt als der Z80. Der Z80 BUS ist asynchron. Der 6502 erwartet die Signale jedoch mit dem Systemtakt (bzw. einer Ableitung davon) synchronisiert. Dies wurde bei der NKC-CPU6502 durch das Verknüpfen mit diversen Logikgattern hinreichend nachgebildet. Trotzdem gibt es immer noch Schwierigkeiten, die durch das Timing hervorgerufen werden.

'''CPU Typ'''
Es funktioniert nicht jeder 6502 Chip auf der NKC-CPU6502!
Wenn es bei der Inbetriebnahme Schwierigkeiten gibt, kann es helfen, es mit einem anderen 6502 von einem anderen Hersteller zu probieren.
Meine Erfahrungen:
UM6502 - Resetprobleme, Ausgabe einiger falscher Zeichen bei >1MHz
WDC65c02 - Resetprobleme, völlig falsche Zeichenausgabe
R6502 - Stabil bei 500khz .. 2MHz

'''Timer'''
Der Timer mit dem SPG8640AN ist zwar im Prinzip optional und könnte (erstmal) weggelassen werden. Es wird jedoch dringend empfohlen, ihn zu bestücken.
Durch den Timerinterrupt existiert eine stabile und CPU-taktunabhängige Zeitbasis, z.B. für Timeouts, Spieleroutinen, Cursorblinken, ... Es ist zu erwarten und zu hoffen, das künftige Software diesen Timer nutzt und damit voraussetzt.
Wenn man jedoch nur selbstgeschriebene Software auf der CPU6502 laufen lassen will, muß man die Bauteile innerhalb der Markierung auf der Platine nicht bestücken.
Da es sich beim Timerinterrupt um einen NMI handelt, der nicht abgeschaltet werden kann, darf der Jumper zum Aktivieren des Timers nur gesetzt sein, wenn im die Software im System diesen Interrupt schon behandeln kann. Zum Beispiel sollte das Grundprogramm zumindest eine Routine enthalten, die aus dem NMI sofort zurückkehrt. Anderenfalls führt der Interrupt zu unvorhersehbarem Verhalten, und der Jumper sollte nicht gesetzt werden.
Hintergrund: Der (abschaltbare) IRQ des 6502 ist im Gegensatz zum NMI pegelgesteuert und nicht flankengesteuert. Die Erzeugung des Interruptsignals wäre damit deutlich aufwendiger gewesen.

===Jumper===

* JP1: Auswahl MOS6502 oder WDC65c02
MOS6502: geschlossen (default)
WDC65c02: offen

* JP3: Auswahl der CPU Taktfrequenz
f/1: Oszillatorfrequenz
f/2: Oszillatorfrequenz / 2
f/4: Oszillatorfrequenz / 4

* JP4: Zeitgeberfrequenz
50Hz: offen
100Hz: geschlossen

* JP5: Zeitgeberinterrupt (NMI)
Timer NMI aktiv: geschlossen
Timer NMI ausgeschaltet: offen

* J12: Auswahl des Adressraums für I/O-Ports
Hier kann eine 256 Byte Seite innerhalb des 64k Adressraums festgelegt werden, in der anstelle des Speichers die I/O Ports angesprochen werden.
Der Zugriff auf I/O-Ports erfolgt beim 6502 im Gegensatz zum Z80 nicht mit speziellen IN/OUT Befehlen, sondern mit normalen Speicherzugriffen.

==Software==

Derzeit wird noch an einem Grundprogramm für die CPU6502 gearbeitet. Die Betaversion enthält schon einen Monitoe, Assembler und Unterstützung für die CAS-neo.

Hier ein Beispiel, wie ein eigenes Assemblerprogramm für die CPU6502 aufgebaut sein kann. Benötigt wird z.B. der TASM Crossassembler für DOS, den man hier findet: http://6502.org/tools/asm/tasm301.zip

[[Datei:Beispiel6502.zip]]

Nach dem Assemblieren erhält man ein 8kB großes Objektfile. Das wird auf ein E(E)PROM gebrannt und in Steckplatz 8 einer ROA64 gesetzt. Das Beispiel enthält simple Routinen zum Initialisieren des 6502-Systems, Benutzung der GDP64 zur Zeichenausgabe und der KEY zum Einlesen von der Tastatur.

Nach den Initialisierungen wird "ABC" auf dem Bildschirm ausgegeben. Danach wird in einer Endlosschleife von der Tastatur gelesen und jedes Zeichen auf den Bildschirm geschrieben. Es wird kein Zeilenumbruch, Scrolling usw. vorgenommen. Aber der Code ist eine erste Grundlage, daraus eigene Programme zu entwickeln.

==Projekte mit CPU6502 CPU ==

* [[coming soon...]]

==Links==

coming soon

==History==

V0.1: 3.1.2019 RV Erster Prototyp
V1.0: 2.1.2020 RV Erweiterte und fehlerbereinigte Version

HD64180

2023-06-13T12:33:02Z

Dementor: Die Seite wurde neu angelegt: „ ===Beschreibung=== CPU-HD64180/8 die HD64180 CPU-Karte <gallery> 1n8_iva.jpg|CPU-HD64180 Photoansicht </gallery> ==Aufbau== ===Bauteileliste=== {| class="wikitable" |- !Stück !ID !Bezeichnung !Bemerkung |- |4 |IC1, IC3, IC4, IC5 |74LS244 | |- |1 |IC2 |74LS245 | |- |1 |IC6 |HD64180RCP6X | |- |1 |IC7 |74LS04 | |- |1 |IC8 |74LS00 | |- |1 |IC10 |MAX232 | |- |1 |IC11 |TL7705AIP |Spannungsdetektor 4,55V |- |1 |R1 |3k3 | |- |2 |R2, R3 |22k | |- |5 |C3, C4…“

===Beschreibung===

CPU-HD64180/8 die HD64180 CPU-Karte

<gallery>
1n8_iva.jpg|CPU-HD64180 Photoansicht
</gallery>

==Aufbau==

===Bauteileliste===

{| class="wikitable"
|-
!Stück
!ID
!Bezeichnung
!Bemerkung
|-
|4
|IC1, IC3, IC4, IC5
|74LS244
|
|-
|1
|IC2
|74LS245
|
|-
|1
|IC6
|HD64180RCP6X
|
|-
|1
|IC7
|74LS04
|
|-
|1
|IC8
|74LS00
|
|-
|1
|IC10
|MAX232
|
|-
|1
|IC11
|TL7705AIP
|Spannungsdetektor 4,55V
|-
|1
|R1
|3k3
|
|-
|2
|R2, R3
|22k
|
|-
|5
|C3, C4, C7, C8, C24
|1µF
|
|-
|1
|C10
|100µF
|
|-
|11
|C9, C12, C13, C15...22
|100nF
|
|-
|1
|C11
|470µF
|
|-
|2
|RN1, RN2
|4x 3k3
|
|-
|1
|P1
|Stiftleiste 1x3, gerade
|
|-
|1
|P4
|Stiftleiste 2x10, gerade
|
|-
|3
|P2, P3, P7
|Stiftleiste 1x2, gerade
|
|-
|4
|P5, P6, P8, P9
|Stiftleiste 1x6, gerade
|
|-
|1
|X1
|Oszillator 8MHz
|Reichelt: OSZI 8,000000
|-
|1
|SW1
|Kurzhubtaster
|Reichelt: TASTER 3301B
|-
|1
|J1
|Stiftleiste 1x54, gewinkelt
|
|-
|1
|J3
|D-SUB-Buchse, 9-polig
|Reichelt: D-SUB BU 09EU
|}

===Jumper===

* P1: 1-2 Takt über Bustreiber auf Bus, 2-3 Takt direkt auf Bus
* P2: 1-2 Refresh auf Bus
* P3: 1-2 A18 auf Bus
* P7:

==Projekte mit CPU-HD64180==

.

==Links==

* https://ntxdhxgzadrdathx.myfritz.net/ndr/hardware/neu/cpu/64180/64180.pdf
* https://ntxdhxgzadrdathx.myfritz.net/ndr/hardware/neu/cpu/64180/NKC-CPU-HD64180.zip
* https://ntxdhxgzadrdathx.myfritz.net/ndr/doku/hardware/cpu/CPU64180.pdf

Power5V

2023-06-13T12:31:45Z

Dementor: Die Seite wurde neu angelegt: „POW5V v.1.1“

[[Datei:POW5V.JPG|200px|thumb|left|POW5V v.1.1]]

Datei:1n8 4y7.png

2023-05-12T02:01:15Z

Dementor:

Datei:1n8 5mc.jpg

2023-05-12T02:00:58Z

Dementor:

Datei:1n8 06t.png

2023-05-12T02:00:32Z

Dementor:

Datei:1n8 8zu.jpg

2023-05-12T02:00:17Z

Dementor:

Datei:1n8 h78.jpg

2023-05-12T01:59:54Z

Dementor:

Datei:1n8 iva.jpg

2023-05-12T01:59:31Z

Dementor:

Datei:1n8 m7z.jpg

2023-05-12T01:59:15Z

Dementor:

Datei:1n8 yeu.jpg

2023-05-12T01:58:55Z

Dementor:

Datei:1n8 z4b.jpg

2023-05-12T01:58:37Z

Dementor:

Datei:1r4 g67.png

2023-05-12T01:58:19Z

Dementor:

Datei:1t5 cnw.jpg

2023-05-12T01:58:08Z

Dementor: